# 高速ディスプレースメント付き P C 相対分岐方式

## 特開2002-229778

(19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-229778 (P2002-229778A)

(43)公開日 平成14年8月16日(2002.8.16)

(51) Int.CL'		識別記号	ΡI		テーマコード( <del>参考</del> )		
G06F	9/38	330	G06F	9/38	330F	5B013	
		310			310A	5 B O 3 3	
	9/32	320		9/32	320B		

### 審査請求 未請求 請求項の数4 OL (全 7 頁)


(21)出願番号	特顧2001-26253(P2001-26253)	(71)出顧人 000005108
		株式会社日立製作所
(22)出顧日	平成13年2月2日(2001.2.2)	東京都千代田区神田駿河台四丁目6番地
		(72)発明者 近藤 雄樹
		東京都国分寺市東恋ケ窪一丁目280番地
		株式会社日立製作所中央研究所内
		(72)発明者 西井 修
		東京都国分寺市東茲ケ窪一丁目280番地
		株式会社日立製作所中央研究所内
		(74)代理人 100075096
		<b>弁理士 作田 康夫</b>
		Fターム(参考) 5B013 AA05 BB13
	•	5B033 CA04

(54) 【発明の名称】 高速ディスプレースメント付きPC相対分岐方式

#### (57)【要約】

【課題】既存のプロセッサの命令動作を変更, もしくは 新規命令を追加することなく, ディスプレースメント付 きPC相対分岐命令の動作を高速化する。

【解決手段】命令語をキャッシュもしくはバッファに格納する前にあらかじめ分岐先アドレス計算の下位部分を行い、命令語のディスプレースメント部分及び該キャッシュもしくは該バッファに追加されたビットに計算結果を書き込み、命令実行時は該キャッシュもしくは該バッファに格納された計算結果を利用して分岐先アドレスの下位部分の計算を省略することで分岐先アドレス計算を高速化する。



行においては分岐先アドレス計算の次に命令キャッシュ へのアクセスが必要となるが、通常キャッシュの動作は (1) アドレスのうちインデックス部となる部分をキャ ッシュアレイに入力し対応するタグ部とデータを読み出 し、(2)アドレスのタグ部と対応する部分と(1)で 出力されたタグ部を比較し、一致する場合キャッシュヒ ットとしてデータを出力するという2段階に分かれてい る。すなわちキャッシュへのインデックス部入力は、タ グ部の入力よりもタイミング上先に行う必要がある。ま た、アドレスのうちインデックス部となる部分は、通常 はアドレスの下位部分に配置されている。SemiAB S分岐では分岐先アドレスの下位部分は加算を行うこと なくそのまま出力されるため、インデックス部のビット 範囲が加算されないビット範囲に含まれる時、分岐先ア ドレスの上位部分の計算の完了を待たずに並列にキャッ シュアレイのアクセスを開始することができ、分岐命令 の実行が全体として高速化される。

#### [0003]

【発明が解決しようとする課題】上記の従来技術では高 速な分岐を実現するために、PC+disp分岐の代わ りに新しいSemiABS分岐を導入している。しか し、SemiABS分岐論理方式を採用する新たなプロ セッサではSemiABS分岐を採用していない命令に よって書かれたプログラムを実行できない、すなわち、 既存のPC+disp分岐命令を有するプロセッサ上で 動作するオブジェクトコードにはSemiABS分岐命 令が含まれていないため、高速化の恩恵を受けることが できない。また、SemiABS分岐では分岐先アドレ スの一部分を絶対アドレスで指定する必要があるため、 コンパイル時に分岐先アドレスの範囲に収まっているか どうかが判定できない、コンパイル後のオブジェクトコ ードがリロケータブルにならない,という弊害がある。 リロケータブルとは、オブジェクトコードの配置アドレ スに関わらず、そのオブジェクトコードが実行可能であ ることを指す。本発明が解決しようとする課題の1つ は、以上の問題に鑑みプロセッサの命令セットを新規に 用意、または既存の命令セットに命令を追加することな く、PC+disp分岐命令の動作を高速化することで ある。また、PC+disp分岐命令を削除する必要が ないため、上記に示した弊害についても発生しない。

#### [0004]

【課題を解決するための手段】本発明は命令語をキャッシュもしくはバッファに一時的に格納し、命令の実行時はキャッシュもしくはバッファに一時的に格納されている命令語を読み出して実行するプロセッサに適用するものである。

【0005】本発明では、命令語をキャッシュもしくは バッファに格納する時にPC+dispアドレッシング 命令であるかどうかを判定し、PC+dispアドレッ シング命令である場合にはキャッシュもしくはバッファ への格納前にあらかじめPC+dispの計算の下位部分を行い、命令語のdisp部分とキャッシュもしくはバッファに追加されたビットに計算結果を書き込む。該PC+dispアドレッシング命令をキャッシュもしくのはバッファから読み出して実行する時にはPC+disp計算の下位部分はあらかじめ計算された結果をそのまま出力し、下位アドレス部分の計算を省略することにより、PC+disp分岐命令のアドレス計算に要する時間を削減する。以上が本発明の手段である。

#### [0006]

【発明の実施の形態】以下に,本発明の実施例を2例示す。

(実施例1) 図5及び図6は本発明を最も単純な形で実現した例である。図5は命令フェッチ部,すなわち主記15 憶から読み出した命令語を命令キャッシュに格納する部分である。511は主記憶から読み出した命令語であり、命令フォーマットは図2の112と同等である。本実施例のプロセッサではアドレスは32ビットである。512は命令が格納されている主記憶上のアドレスであり、幅は32ビットである。また、アドレス512は命令語511の実行時のPCの値に等しい。

【0007】501は命令キャッシュである。514は 命令語511と同じ幅をもっており、命令キャッシュ5 01内に複数のエントリが存在する。515は514と 25 1対1で対応しており、幅は1ビットである。回路プロ ック502は命令語511とアドレス512を入力と し、出力が命令キャッシュ501内の514及び515 に格納される。

【0008】回路ブロック502の動作について説明す 30 る。命令語 5 1 1 内の 2 0 1 および 2 0 2 は命令キャッ シュ501内の514の対応する部分にそのまま格納さ れる。522はデコーダであり、命令語511内の20 1がPC+disp分岐命令かどうかを判定し、セレク タ523の出力を切り替える。命令語511内の201 35 が P C + d i s p 分岐命令以外の場合, セレクタ 5 2 3 は命令語511内の203をそのまま出力し,命令キャ ッシュ501内の514の203に対応する部分にその まま格納される。命令語 5 1 1 内の 2 0 1 が P C + d i sp分岐命令を示している場合、命令語511内の20 40 3とアドレス512の下位11ビット部分を加算器51 2で加算し、得られた11ビットの結果をセレクタ52 3が出力する。命令キャッシュ501内の514の20 3に対応する部分にはこの結果が格納される。また、加 算器521の上位へのキャリービット出力は515に格 45 納される。図6はPC+disp分岐命令実行時の分岐 先アドレス計算部である。611はPCの値であり、命 令キャッシュ501内に格納された514と515及び 611の値を用いて、分岐先アドレス613を求める。 514内の203に対応する部分はそのまま分岐先アド 50 レス613の下位11ビット部分に出力される。612

た、実施例1に示したプロセッサにおいては、Semi ABS分岐命令と同様に命令キャッシュへのアクセスを 早い時刻に開始することによってPC+disp分岐命 令の動作を全体的に高速化できるという第二の利点があ る。実施例1に示したプロセッサでの第三の利点は、あ るPC+disp分岐命令が命令キャッシュにヒットし て繰り返し実行される場合には、分岐先アドレスの下位 部分の計算は初回実行時、すなわち命令キャッシュに格 納される時にのみ行われ、以降の実行時に重複して計算 されることを回避できる点である。図9に従来のPC+ d i s p 分岐論理方式の場合と実施例1でのPC+di s p 分岐論理方式の場合での、タイミングチャートでの 比較を示す。901は従来のPC+disp分岐論理方 式の場合であり、911は命令キャッシュ読み出し、お よび命令キャッシュミスヒットによる主記憶からの命令 語読み出し動作、913は911で読み出した命令語を キャッシュに格納する動作、914は分岐先アドレスの 下位部分の加算動作、915は分岐先アドレスの上位部 分の加算と分岐先アドレス命令の命令キャッシュからの 読み出し動作である。また、912は命令キャッシュヒ ットの場合の読み出し動作である。902は実施例1で のPC+disp分岐論理方式の場合であり、あるPC +disp分岐命令が命令キャッシュにヒットする状態 で繰り返し実行される場合、繰り返し回数が多いほど実 施例1でのPC+disp分岐論理方式の方が, 実行に 要する時間が短縮される。

【0015】実施例1に示したプロセッサの第四の利点は、第一、第二及び第三の利点として挙げた効果を、既存のPC+disp型アドレッシングを備えるプロセッサの命令セットに変更を加えることなく、享受できる点である。本発明の実施例2に示したプロセッサでは、実行時にdispの符号ビットおよび命令フェッチ時の加算の最上位ビットからのキャリービットの再計算を行うため実施例1に示したプロセッサの第一の利点に相当する効果は実質的にはほとんど得られないが、第二、第三および第四の利点に関しては同等に効果が得られる。また、実施例2に示したプロセッサでは、主記憶から読み出した命令語を格納するキャッシュもしくはバッファに追加の記憶領域が不要であるという利点がある。

#### 【図面の簡単な説明】

【図1】従来のPC+disp分岐での分岐先アドレス 計算法。

【図2】命令語112のフォーマット。

【図3】従来のSemiABS分岐での分岐先アドレス 計算法。

【図4】命令語312のフォーマット。

【図5】本発明の第一の実施例における命令語の命令キャッシュ格納時の処理回路。

【図6】本発明の第一の実施例におけるPC+disp 分岐命令実行時のアドレス計算回路。

05 【図7】本発明の第二の実施例における命令語の命令キャッシュ格納時の処理回路。

【図8】本発明の第二の実施例におけるPC+disp 分岐命令実行時のアドレス計算回路。

【図9】従来のPC+disp分岐論理方式の場合と実 10 施例1でのPC+disp分岐論理方式の場合のタイミ ングチャートでの比較。

【図 1 0】 デコーダ 8 2 2 への入力に対するセレクタ 8 2 3 の出力対応図。

#### 【符号の説明】

15 111-PCの値、112-PC+disp分岐命令の 命令語、114-PC+disp命令での分岐先アドレ ス、121-32ビット加算器。

311-PCの値, 312-SemiABS分岐命令の 命令語, 314-SemiABS分岐命令での分岐先ア 20 ドレス, 321-18ビット加算器。

501-命令キャッシュ,511-PC+disp分岐 命令の命令語,512-読み出した命令の主記憶上のア ドレス値,514-命令キャッシュ内のエントリ,51 5-514に一対一に対応する記憶領域,521-11 25 ビット加算器,522-デコーダ,523-セレクタ。 611-PCの値,613-分岐先アドレス,621-21ビット加算器。

701-命令キャッシュ,711-PC+disp分岐 命令の命令語,712-読み出した命令の主記憶上のア 30 ドレス値,714-命令キャッシュ内のエントリ,72 1-12ビット加算器,722-デコーダ,723-セレクタ。

811-PCの値, 812-分岐先アドレス, 821-11ビット比較器, 822-デコーダ, 823-セレク 35 タ, 824, 825-20ビット加算器。

901-従来のPC+disp分岐論理方式の場合のPC+disp分岐命令動作,902-本発明の第一の実施例でのPC+disp分岐論理方式の場合のPC+disp分岐命令動作,911-命令キャッシュ読み出し

40 及び命令キャッシュミスヒットによる主記憶からの命令語読み出し動作、912-命令キャッシュヒット時の命令語読み出し動作、913-911で読み出した命令語をキャッシュに格納する動作、914-分岐先アドレスの下位部分の加算動作、915-分岐先アドレスの上位部分の加算と分岐先アドレス命令の命令キャッシュからの読み出し動作。

【図8】 [図7]

【図10】

図10									
ſ	(a)	1	1	1	1	0	0	0	0
入力	(b)	1	i	0	0	1	1	0	0
	(c)	1	0	1	0	1	0	1	0
Ì	セレクタ823	PCh	PCh	PCh+1	PCh	PCh	PCh-1	PCh	PCb
出力	Ø	ŧ	lŧ	ŧ	ŧ	ŧ	ŧ	*	ŧ
	出力	遊択	温択	選択	選択	選択	選択	選択	選択